

# Appendix symbolen

door prof. ir. C.H. Eversdijk & ir. A.P. Thijssen

## Symbolen voor logische schakelingen III Symbolen voor flip-flop geheugenelementen

<b>A.18</b> C-afhankelijkheid	471
<b>A.19</b> Symbolen voor latches	473
<b>A.20</b> Symbolen voor flip-flops	475
<b>A.21</b> Symbolen voor flip-flops met direct werkende ingangen	479
<b>A.22</b> Symbolen voor flip-flops met ingangselector	481
<b>A.23</b> Symbolen voor flip-flops met enable ingang	484

*Deze appendix is een vervolg op de appendix in deel 1.*



## Symbolen voor logische schakelingen III

### Symbolen voor flip-flop geheugenelementen

#### A.18 C-afhankelijkheid

De C-afhankelijkheid dient om de werking van latches en flip-flops te kunnen vastleggen. Geheugenwerking van latches en flip-flops wordt vastgelegd met behulp van hun *interne toestand*. Verschillende instellingen hebben, elk op hun eigen manier, invloed op de interne toestand. Daarnaast verschilt deze invloed voor latches, gated latches en flip-flops, hetgeen onder andere tot uitdrukking komt in de concepten *voorbereidende* en *directe instellingen* (preparatory en direct acting inputs). Een en ander wordt aangegeven met *besturingsafhankelijkheid* (control dependency), aangeduid met *C-afhankelijkheid*. Alvo-rens deze te introduceren definiëren we eerst de invloed van D ingangen, J en K ingangen, S en R ingangen en T ingangen op de interne toestand van een element met geheugenwerking. Deze invloed is als volgt gedefinieerd:

##### ***D* ingang**

Heeft een D ingang de interne logische waarde 0 respectievelijk 1, dan komt of blijft het geheugenelement in de inwendige toestand 0 respectievelijk 1.

##### ***J* en *K* ingang**

Heeft een J ingang de interne logische waarde 1, dan komt of blijft het element in de inwendige toestand 1. Heeft een K ingang de interne logische waarde 1, dan komt of blijft het element in de inwendige toestand 0.

Heeft een J of K ingang de interne logische waarde 0, dan heeft deze ingang *geen effect* op de inwendige toestand van het element.

Heeft zowel J als K de interne logische waarde 1,  $JK = 11$ , dan verandert de inwendige toestand van het element *één maal* per klokperiode ( $0 \rightarrow 1$  of  $1 \rightarrow 0$ ).

##### ***S* en *R* ingang**

Heeft een S ingang de interne logische waarde 1, dan komt of blijft het element in de inwendige toestand 1. Heeft een R ingang de interne logische waarde 1, dan komt of blijft het element in de inwendige toestand 0. Heeft een S of R ingang de interne logische waarde 0, dan heeft deze ingang *geen effect* op de inwendige toestand van het element.

Hebben een S en een R ingang *beide* de interne logische waarde 1, dan is de inwendige toestand van het element *niet gespecificeerd* en wel vanwege een conflict met de definitie van de werking van de S en de R ingang. Om toch een uitgangswaarde te kunnen specificeren, hetgeen bij latches soms zinvol is, kan S- en R-afhankelijkheid worden toegepast. Zie hierna.

Bij oudere flip-flops, tellers en andere schakelingen wordt soms de T ingang gedefinieerd, bedoeld om onder meer de *tweedelerwerking* te kunnen beschrijven.

### **T ingang**


Elke  $0 \rightarrow 1$  overgang van een T ingang leidt van de huidige inwendige toestand naar diens complement. De overige waarden van T, te weten 0 of 1 of de  $1 \rightarrow 0$  overgang, hebben geen invloed op de inwendige toestand van het element.

Volgens bovenstaande omschrijvingen zijn genoemde ingangen D t/m T gedefinieerd als *direct werkende ingangen*. Zij bepalen niet alleen wat er gebeurt, maar ook wanneer het gebeurt en wel direct. Bij flip-flops hebben J en K ingangen en D ingangen daarentegen altijd het karakter van een *voorbereidende ingang* en S en R ingangen meestal. Het al dan niet actief zijn ervan wordt dan bepaald door een *klokingang*, of meer algemener een *commando- of besturingsingang*. Om dat te kunnen beschrijven is onder andere de C-afhankelijkheid geïntroduceerd.

### **C-afhankelijkheid**

Wanneer het wel/niet actief zijn van ingangen afhankelijk is van andere ingangen, dan kan dit worden aangegeven met *besturingsafhankelijkheid*, aangeduid met *C-afhankelijkheid*. De klokingang bij flip-flops en de enable-ingang bij gated latches wordt dan voorzien van de hoofdletter C, gevolgd door een *identificatienummer*. Deze *beïnvloedende C* ingang (command input) heeft *nooit een direct effect* op de werking/toestand van het geheugenelement. Een C ingang beïnvloedt deze werking slechts via de ervan afhankelijke ingangen S en R, J en K, D of T en wel door deze al dan niet actief te maken. Bij de van een C ingang afhankelijke ingangen wordt dan het identificatienummer van de hen beïnvloedende C ingang geplaatst en wel *links* van de letters S, R, J, K, D of T.

### **Voorbeeld**



**Figuur A.47.** Gated D latch.

Wanneer in figuur A.47 de interne logische waarde van de met C1 aangeduide ingang 1 is, dan is de inwendige toestand gelijk aan de interne logische waarde van de D ingang. Is de interne logische waarde van C1 gelijk aan 0, dan heeft D geen effect. De inwendige toestand blijft *onveranderd*, hetgeen betekent dat het geheugenelement zijn oude inwendige toestand *onthoudt*. □

De werking van een beïnvloedende command input C ingang is als volgt:

Heeft een  $C$  ingang de interne logische waarde 1, dan laat hij de ervan afhankelijke ingangen onberoerd (dat wil zeggen dat deze hun normale effect op het element hebben). Heeft een  $C$  ingang de interne logische waarde 0, dan hebben de ervan afhankelijke ingangen geen effect op de werking van het element (zij moeten dan voor  $C = 0$  als niet bestaand worden beschouwd).

### Opmerking

$C$ -afhankelijkheid is essentieel anders dan bijvoorbeeld  $G$ -afhankelijkheid. Zou in figuur A.47.a de  $G$ -afhankelijkheid worden toegepast, dan maakt  $G = 0$  de  $D$  ingang 0, hetgeen het element in de inwendige toestand 0 brengt. Daarentegen blijft bij  $C = 0$  de inwendige toestand van het element onveranderd.  $\square$

### Opmerking

Wanneer het identificatienummer van een met  $C$  aangeduide ingang voor het bijschrift van een ervan afhankelijke ingang voorzien is van een *negatiestreek*, dan activeert  $C = 0$  de betreffende ingang juist.  $\square$


## A.19 Symbolen voor latches

Bij de in A.18 gegeven definities van het effect van een  $S$  en een  $R$  ingang is gesteld dat de inwendige toestand van een element, waarvan zowel een  $S$  als een  $R$  ingang de interne logische waarde 1 heeft, niet gespecificeerd is. Dit is in overeenstemming met het feit dat de  $S - R$  latch en de  $\bar{S} - \bar{R}$  latch, die meestal gerealiseerd zijn met twee NOR's resp. twee NAND's, bij de ingangscombinatie  $SR = 11$  (resp.  $SR = 00$ ) geen ondubbelzinnig bepaalde inwendige toestand bezitten. Wordt de combinatie  $SR = 11$  bij de  $S - R$  latch gevolgd door  $SR = 10$  of  $SR = 01$ , dan is de inwendige toestand na deze ingangsverandering volledig bepaald. Wordt  $SR = 11$  echter gevolgd door  $SR = 00$ , dan hangt de nieuwe inwendige toestand af van kleine verschillen in de fysische eigenschappen van de individuele componenten, waaruit het element is opgebouwd. Dit is de reden waarom toepassing van de overgang van  $SR = 11$  naar  $SR = 00$  in hoofdstuk 9 is uitgesloten. Het is dus logisch dat de symbolen hier niet in voorzien.

Hoewel een  $S - R$  latch en een  $\bar{S} - \bar{R}$  latch bij de ingangscombinatie  $SR = 11$  geen ondubbelzinnig bepaalde inwendige toestand bezitten, zijn de interne en dus ook de externe logische waarden van hun *uitgangen* meestal wel ondubbelzinnig bepaald. Wanneer we dit in het symbool willen aangeven, dan kan dit door van *set-* en *resetafhankelijkheid* gebruik te maken ( $S$ - resp.  $R$ -afhankelijkheid). De  $S$  en/of de  $R$  ingang is dan een beïnvloedende ingang die, als deze intern 1 is, de interne logische waarden van de ervan afhankelijke uitgangen 1 respectievelijk 0 maakt, ongeacht de interne toestand en andere  $S$  en  $R$  ingangen. Zie figuur A.48.

We demonstreren het gebruik van  $S$ - en  $R$ -afhankelijkheid aan de hand van figuur A.48.c. Indien  $S$  en  $R$  beide intern 1 zijn (extern  $ab = 11$ ), dan worden bij een uit twee NOR's opgebouwde latch beide uitgangen extern 0. Dit beschrijven we met een resetafhankelijkheid van de ingang aangeduid met  $R2$  aan de bovenste uitgang (uitgang  $c$ ). Om de uitgang

d extern 0 te maken, moet deze intern 1 zijn. Hierop is het signaal op de setingang dominant, hetgeen aangegeven wordt met een afhankelijkheid van de setingang S1.




**Figuur A.48.** Symbolen voor latches.

Bij de introductie van de afhankelijkheidsnotatie is gesteld dat een beïnvloedende ingang geen 'normale' ingang is van het element en alleen een effect heeft op de ervan afhankelijke ingangen en uitgangen. De S- en R-afhankelijkheid vormen hierop een uitzondering. Een beïnvloedende ingang Si met identificatienummer i heeft, indien alle Rj ingangen met nummer j intern 0 zijn, wel degelijk een normaal effect op de inwendige toestand en derhalve op alle uitgangen van het element en niet alleen op de ervan afhankelijke uitgangen. (Naar de mening van de auteurs had men beter de definitie van S- en R-afhankelijkheid

streng kunnen toepassen. Aan de S en R ingangen kan door plaatsing van twee aanduidingen, S/S1 bijvoorbeeld, het verschil worden aangegeven.)

### Toepassing

Latches kunnen zo gerealiseerd worden dat zij een set- respectievelijk een resetingang bezitten die de andere ingang *overheerst*. Als eerste opzet van een schakeling denken we dan aan figuur A.49.a, waarin sprake is van een overheersende set. De SR = 11 combinatie is dan vergrendeld.




**Figuur A.49.** Latch met overheersende set.

Een en ander kan met G-afhankelijkheid worden weergegeven. Bij dit type latch is de interne toestand altijd bepaald (SR = 11 is vergrendeld) en ook zijn de uitgangen altijd elkaars complement. Het probleem van de SR = 11 naar de SR = 00 overgang (externe signalen) bestaat echter nog steeds. Deze constructie lost dus niets op!

## A.20 Symbolen voor flip-flops

In de voorafgaande beschouwingen is steeds gesproken over ‘de interne toestand’ van een element. Bij latches en gated latches is duidelijk wat hiermee bedoeld wordt, bij flip-flops niet. Afhankelijk van de beschouwingwijze heeft een flip-flop vier of soms meer interne toestanden (level mode) of twee interne toestanden (clock mode). Intern bestaat een flip-flop uit twee latches, of bestaat de flip-flop uit een constructie die effectief hetzelfde gedrag realiseert. Volgens de clock mode beschouwingwijze is de interne toestand van een flip-flop de toestand van die latch waarmee de uitgangswaarde(n) corresponderen. Deze gedachtengang wordt min of meer ook gevolgd bij het opstellen van de IEC symbolen. Met C-afhankelijkheid alleen, zoals deze eerder is geïntroduceerd is, kan nog geen onderscheid gemaakt worden ten aanzien van de manier waarop flip-flops reageren op de klokpuls. Om de timing te kunnen karakteriseren als edge-triggered, pulse-triggered of edge-triggered met data lockout zijn extra symbolen nodig. Een hiervan is het in figuur A.50 getekende symbool van een *dynamische ingang* (dynamic input). In tegenstelling tot de dynamische ingang wordt een normale besturingsingang een *statische ingang* (static input) genoemd.



**Figuur A.50.** Symbolen voor een statische en een dynamische ingang.


Een dynamische ingang heeft de interne logische waarde 1 gedurende een korte tijd voor en na de  $0 \rightarrow 1$  overgang die de interne logische waarde vertoond zou hebben, indien deze ingang statische geweest zou zijn. Op alle overige momenten is de interne logische waarde 0.

In het tijddiagram van figuur A.51 is dit nader toegelicht.



**Figuur A.51.** Tijddiagram voor een statische [Y] en een dynamische ingang [Z].

Figuur A.52.a geeft aan hoe het symbool voor een dynamische ingang op een ontwerp-schema gecombineerd kan worden met de negatie-indicator en figuur A.52.b geeft aan hoe men dit op een uitvoeringsschema met de polariteitsindicator kan combineren. Bij de inganglijnen is vermeld met welke externe verandering de interne logische waarde 1 correspondeert.




**Figuur A.52.** Dynamische ingang met negatie-indicator en met polariteitsindicator.

Op grond van het voorgaande is het duidelijk dat het symbool voor een dynamische ingang gebruikt kan worden om een flip-flop met edge-triggered timing te symboliseren. Bij een edge-triggered flip-flop liggen de setup time  $t_{su}$  en de hold time  $t_h$  voor eeningangssignaal rond één flank. Gedurende het  $t_{su} - t_h$  interval bepaalt hetingangssignaal welke de nieuwe uitgangswaarde gaat worden, met andere woorden welke de interne toestand volgens de clock mode beschouwing wordt. Een en ander laat onverlet wat voor invloed een

instelsignaal op de *ingangslatch* heeft. Meestal is het zo dat bij een edge-triggered flip-flop de ingangslatch het ingangssignaal continu volgt gedurende de klokfase welke voorafgaat aan de flank waarop/waarna de uitgang reageert. Een dynamische ingang impliceert dus niet automatisch dat van een kloksignaal intern een kort pulsje wordt afgeleid, zoals vaak in de literatuur wordt gesuggereerd.


Figuur A.53 toont hoe op een *uitvoeringsschema* een positive en een negative edge-triggered J – K flip-flop kunnen worden gerepresenteerd. Hierbij wordt verondersteld dat de tijd gedurende welke de dynamische ingang intern 1 is overeenkomt met de *setup* en de *hold time* van de flip-flop. Omdat de J en K ingangen afhankelijk zijn van de beïnvloedende C ingang hebben zij een *voorbereidend karakter*. Zij mogen niet veranderen gedurende de setup en de hold time, dat wil zeggen zolang de C ingang intern 1 is. De S en R ingangen zijn niet afhankelijk van de C ingang. Zij zijn daarom direct werkend.



**Figuur A.53.** Positive en negative edge-triggered J-K flip-flops.

### ***De uitgestelde uitgang***


Om ook pulse-triggered flip-flops en edge-triggered flip-flops met data lockout weer te kunnen geven is het symbool voor een uitgestelde uitgang (postponed output symbol) geïntroduceerd. Zie figuur A.54.



**Figuur A.54.** Uitgestelde uitgang.

*Bij een uitgestelde uitgang wordt een verandering van de interne logische waarde van die uitgang, die het gevolg is van het intern 1 worden van een statische C ingang, uitgesteld tot het moment waarop de interne logische waarde van de C ingang weer 0 wordt. Is de verandering het gevolg van het intern 1 worden van een dynamische C ingang, dan wordt deze uitgesteld tot het moment waarop de interne logische waarde van deze C ingang weer 0 geworden zou zijn, indien deze ingang statische geweest zou zijn. In beide gevallen mogen de van de C ingang afhankelijke ingangen niet veranderen zolang de C ingang intern 1 is.*

In het tijddiagram van figuur A.55 is dit nader toegelicht. Hierbij is aangenomen dat de D ingangen beide 1 zijn en dat de uitgangen aanvankelijk 0 zijn. Het bovenste symbool van figuur A.55.a representeert een *pulse-triggered D flip-flop* en het onderste een *edge-triggered D flip-flop met data lockout*. Het verschil in uitwendig gedrag bestaat hierin, dat bij het bovenste element de D ingang stabiel moet zijn gedurende de tijd dat C1 intern 1 is ( $t_{su} + t_{puls} + t_h$ ) en bij het onderste element zolang C2 intern 1 is (alleen  $t_{su} + t_h$ ).




**Figuur A.55.** Tijddiagram.

**Opmerking**

Hoewel de definitie van de uitgestelde uitgang geformuleerd is met betrekking tot een C ingang geldt deze, zoals later zal blijken, ook indien men hierin ‘C ingang’ door ‘T ingang’, ‘schuifingang’ of ‘telingang’ vervangt. □

Figuur A.56 geeft een overzicht van de vier mogelijkheden die er voor geheugenelementen met een klokingang met betrekking tot hun timing bestaan. Als voorbeeld is als afhankelijke ingang een D ingang gekozen.



**Figuur A.56.** Vier types geklokte D elementen.


**Opmerking**

Aangezien, zoals reeds is gesteld, de inwendige logische waarden van de uitgangen gelijk zijn aan de inwendige toestand van een element, wordt de *verandering van de inwendige toestand* van de elementen volgens figuur 56.c en figuur 56.d eveneens gedacht te zijn uitgesteld. □

**Opmerking**

Zoals eveneens reeds eerder is gesteld specificeren de symbolen voor flip-flops (figuur A.56.b, c en d) de werking van de door hen gerepresenteerde elementen *niet*, indien de van de C ingang afhankelijke ingangen veranderen wanneer deze C ingang intern 1 is. Bij het symbool voor de latch (figuur A.56.a) is dit wel het geval. □

Figuur A.57 toont het symbool voor een tweedeler. De hierin gebruikte T ingang heeft de volgende werking:



**Figuur A.57.** Symbool voor een tweedeler.

*Telkens als de interne logische waarde van een T ingang verandert van 0 naar 1, verandert de inwendige toestand van het element één maal ( $0 \rightarrow 1$  of  $1 \rightarrow 0$ ). Verandert zijn interne logische waarde niet of gaat deze van 1 naar 0, dan heeft de T ingang geen effect op de werking van het element, tenzij dit een of meer uitgestelde uitgangen heeft.*


Deze definitie is zodanig, dat het niet nodig is om in figuur A.57 het symbool voor een dynamische ingang toe te passen.

## A.11 Symbolen voor flip-flops met directe ingangen

Veel flip-flops zijn uitgerust met direct werkende S en R ingangen, vaak asynchrone preset en clear genoemd. Om de werking en de timing hiervan toe te lichten wordt eerst de gated latch met een extra directe reset bekeken. Hoewel deze schakeling als zodanig niet vaak afzonderlijk wordt toegepast, is inzicht in het gedrag ervan toch nodig, omdat hij veelvuldig als onderdeel van flip-flops wordt gebruikt. Figuur A.58 geeft een voorbeeld.


Indien ingang b de waarde 1 heeft, heeft de schakeling twee R ingangen, die ieder voor zich de inwendige toestand 0 kunnen maken. Zij staan derhalve in een OF relatie, zoals figuur A.58.b aangeeft. De directe R ingang biedt de mogelijkheid om de schakeling buiten de C ingang om (dat wil zeggen ook als deze 0 is) een reset te geven en dus op 0 te zetten. Zijn a en b beide 1, dan leidt het geven van een directe reset tot een *niet ondubbelzinnig bepaalde inwendige toestand* van de latch. Immers, dan zijn de interne S en R beide 1. Ook bij de in

figuur A.59 getoonde D latch doet zich dit probleem voor, namelijk als a en b beide 1 zijn en er een directe reset gegeven wordt.




**Figuur A.58.** Gated S – R latch met directe resetingang.

Beschouw nu het symbool voor een pulse-triggered J – K flip-flop met voorbereidende J en K ingangen en een directe resetingang R in figuur A.60. Het probleem is hoe dit symbool geïnterpreteerd moet worden. Men kan dit nagaan in het schema van figuur A.60.b, dat een wel toegepaste realisatie weergeeft.



**Figuur A.59.** Gated D latch met directe resetingang.



**Figuur A.60.** Pulse-triggered J - K flip-flop met directe R ingang.

Om de werking van de directe resetingang  $R_e$  op de schakeling te kunnen analyseren moeten vier gevallen onderscheiden worden.

***$R_e$  wordt of is 1 terwijl  $a = 0$  is.***

Latch Y krijgt een directe reset en geen set ( $a = 0$ ), zodat de uitgang Y de waarde 0 krijgt of behoudt. Hierdoor krijgt latch Z geen set, of niet langer een set, maar wel een (dubbele) reset, zodat de inwendige toestand en dus ook de uitgang Z gelijk aan 0 wordt of blijft.

***$R_e$  wordt of is 1 terwijl  $a = 1$  is.***

Latch Z krijgt een directe reset en geen set ( $a = 1$ ), zodat zijn inwendige toestand en dus ook zijn uitgang Z gelijk aan 0 wordt of blijft en Z dus 1. Latch Y krijgt een directe reset en afhankelijk van J al dan niet een set (Z is immers 1). De inwendige toestand van Y kan dus onbepaald zijn, maar dit heeft geen invloed op Z.

***$R_e$  wordt 0 terwijl  $a = 0$  is.***

Uit geval 1 volgt dat, zolang  $R_e$  nog 1 is, beide latches in de 0 stand verkeren. Wordt  $R_e$  nu 0, dan blijft Y = 0 en omdat Z nu weer de stand van Y overneemt, blijft Z ook 0.

***$R_e$  wordt 0 terwijl  $a = 1$  is.***

Uit geval 2 volgt dat, zolang  $R_e$  nog 1 is, latch Z in de 0 stand verkeert, maar dat de inwendige toestand van Y gelijk aan 0 (voor  $J = 0$ ) of onbepaald (voor  $J = 1$ ) is. K heeft geen invloed omdat  $Z = 0$ . Wordt  $R_e$  nu 0, dan verdwijnt de reset van Y, zodat Y gelijk aan 0 blijft bij  $J = 0$  of gelijk aan 1 wordt bij  $J = 1$ .

Resumerend kan men stellen:

- Op het moment dat de directe reset 1 wordt, wordt of blijft de uitgang Z gelijk aan 0.
- De uitgang Z kan pas weer 1 worden bij een verandering van  $a$  van 1 naar 0, die volgt op een situatie waarbij de directe reset gelijk aan 0 en de J ingang gelijk aan 1 is. Deze situatie moet lang genoeg duren om latch Y betrouwbaar in de 1-stand te brengen.

Een *directe reset* van een pulse-triggered flip-flop is dus duidelijk *dominant*. Zodra hij wegvalt werkt de schakeling weer *normaal*, tenzij dit te kort voor of tijdens een interne  $1 \rightarrow 0$  overgang van de klokingang plaatsvindt, in welk geval het niet zeker is wat er gebeurt. ***Aan het tijdstip van weghalen van een directe reset moeten derhalve altijd eisen gesteld worden!***


Deze uitspraak geldt ook voor een edge-triggered flip-flop, al dan niet met data lockout, met dien verstande dat het niet zeker is wat er gebeurt indien de directe reset wegvalt als de (dynamische) klokingang intern 1 is. (Voor een *directe set* gelden uiteraard dezelfde overwegingen.)

## A.22 Symbolen voor flip-flops met ingangselector

In het voorgaande is als vanzelfsprekend aangenomen dat twee of meer R ingangen in een OF-relatie staan. Zie o.a. figuur A.58. Ook voor twee S ingangen, twee J ingangen en twee K ingangen is dat duidelijk. Dit is een gevolg van het feit dat geen van deze ingangen een effect op de werking van het element heeft als hij intern 0 is. Moeilijker wordt het daarom

voor twee of meer D ingangen. Immers, hebben twee D ingangen verschillende interne logische waarden, dan wil de één het element in de 1-stand en de ander in de 0-stand brengen. Om de symbolen zo eenvoudig mogelijk te houden is in het IEC systeem nu de volgende afspraak gemaakt.


*Twee of meer ingangen, die met dezelfde letter zijn aangeduid, staat in een OF-relatie. Zijn het echter beïnvloedende ingangen in de zin van de afhankelijkheidsnotatie, dan is dit alleen het geval als zij ook hetzelfde identificatienummer bezitten.*



**Figuur 61.** Element met o.a. twee D ingangen.

In figuur A.61 is bovenstaande afspraak toegelicht voor D ingangen. Het is de OF-functie van de D ingangen die als nieuwe en enige D ingang optreedt en de inwendige toestand van het element bepaalt.

Men kan hiervan gebruik maken bij het vormen van een symbool voor een groep van D flip-flops, die elk voorzien zijn van een *dataselector*, terwijl de instelling van de selectoren en de besturing van de flip-flops gemeenschappelijk is. Figuur A.62 geeft een voorbeeld voor een groep van twee D flip-flops, elk met een 1-uit-4 selector voor de D ingang.



**Figuur A.62.** Twee D flip-flops met data selectors en gemeenschappelijke besturing.

Omdat van de vier G ingangen er precies één intern 1 is, kan in elk element van figuur A.62.a slechts één D ingang intern 1 zijn, namelijk indien de betreffende data-ingang intern 1 is. De overige drie D ingangen zijn intern 0. De logische waarde van de (impliciete) OF-functie van de vier D ingangen is daarom gelijk aan die van de geselecteerde data-ingang.


Omdat hun gemeenschappelijke C ingang dynamisch is, zijn beide flip-flops edge-triggered. Zij bezitten voorts nog een gemeenschappelijke directe reset.

Figuur A.62.b toont een ander symbool voor dezelfde schakeling, waarin de data selectoren expliciet zijn aangegeven. Op beide symbolen kan nog de volgende regel worden toegepast:

*Bij een groep van gelijke elementen, waarvan de symbolen aan elkaar getekend zijn, behoeven het functiesymbool en de toevoegsymbolen bij de in- en uitgangen slechts in het eerste symbool te worden aangegeven.*

Past men deze regel toe op figuur A.62, dan zijn de onderste rechthoeken dus leeg. In dat geval verdient de tekenwijze volgens figuur A.62.a duidelijk de voorkeur, zeker als er meer dan twee elementen zijn.

Bovenstaande regel mag, zoals uit de formulering blijkt, ook toegepast worden indien de symbolen voor de elementen beïnvloedende in/uitgangen met eigen identificatienummers bevatten, zoals in figuur A.63. Er wordt immers niet geëist, dat de symbolen voor de elementen gelijk zijn, maar dat de elementen zelf gelijk zijn. Hieraan is in figuur A.63 voldaan.



**Figuur A.63.** Voorbeeld van het weglaten van toevoegsymbolen.

### Opmerking


De G ingangen van de verschillende elementen moeten verschillende identificatienummers hebben, omdat men bij gelijke identificatienummers, het geheel als één (samengesteld) symbool beschouwend, zou denken dat zij in een OF relatie staan. □

## A.23 Symbolen voor flip-flops met enable-ingang I

Het komt vaak voor dat een groep van flip-flops met een gemeenschappelijke besturing, register genoemd, een *enable-ingang* bezit die aangeeft of de data op de eerstvolgende actieve flank van de klok al dan niet geladen moet worden. Men spreekt ook van een *inhibit-ingang*. Dit is de negatie van een enable-ingang. Flip-flops met een enable-ingang kunnen op verschillende manieren gerealiseerd worden. Nu is het uiteraard niet de bedoeling om in het symbool aan te geven hoe de flip-flop gerealiseerd is. Het symbool legt slechts het *uitwendig gedrag* vast. Verschillen in realisatie zijn daarom alleen dan voor het symbool van belang, indien zij tot verschillen in het *uitwendig gedrag* leiden. Verschillen ten aanzien van de *timing van een enable-ingang*, dat wil zeggen de momenten waarop deze mag veranderen, spelen hierbij een grote rol.

### Schakelen in de data

De beste manier om het effect van een enable-ingang te realiseren is om hem de data-ingangen al dan niet te laten activeren, zoals in figuur A.64 is aangegeven. Omdat dit vaak door middel van AND poorten gebeurt, is in de figuren A.64.a en b gebruik gemaakt van de G afhankelijkheid.




**Figuur A.64.** Symbolen voor flip-flops met enable-ingang.


Aangezien de interne S en R ingangen niet mogen veranderen tijdens het intern 1 zijn van de *dynamische klok* mag ook de G ingang, die de enable-ingang realiseert, gedurende die tijd niet veranderen. In figuur A.64.a heeft deze derhalve evenals de set- en de resetingang een edge-triggered timing en in figuur A.64.b een pulse-triggered timing. De mogelijkheid om hier G afhankelijkheid toe te passen berust op het feit dat S en R ingangen geen effect op de werking van het element hebben als zij intern 0 zijn. Zij zijn dan *disabled*. Dit geldt uiteraard ook voor J en K ingangen, maar niet voor D ingangen. Figuur A.65 toont namelijk de invloed van een G ingang op een D ingang. Is de G ingang (a) intern 0, dan is de D ingang *niet disabled*. Hij leidt dan tot een reset.

Een goede manier om aan te kunnen geven dat een D ingang ‘disabled’ is, is om hem afhankelijk te maken van een beïnvloedende ingang die er voor kan zorgen dat hij *geen effect* heeft op de werking van het element (dat hij als niet bestaand beschouwd moet worden). Dit kan het gemakkelijkst met de eerder besproken enable-afhankelijkheid EN. Een beïnvloedende EN ingang heeft namelijk hetzelfde effect op de ervan afhankelijke *ingangen*

als een C ingang, maar heeft geen effect op *uitgangen*, tenzij deze ervan afhankelijk zijn, dat wil zeggen expliciet met het identificatienummer ervan gemerkt zijn.



**Figuur A.65.** Invloed van een G ingang op een D ingang.



**Figuur A.66.** Symbolen voor flip-flops met enable-ingang.


Is de EN ingang in figuur A.66.a intern 0, dan heeft de ervan afhankelijke D ingang geen effect op de flip-flop, ook al zou de C ingang intern 1 zijn. Immers, is de C ingang intern 1, dan heeft de ervan afhankelijke D ingang weliswaar zijn 'normale' effect, maar als dit door de EN ingang gemodificeerd is tot 'geen effect' is het resultaat: *geen effect*. De D ingang kan dus alleen iets doen wanneer de EN en de C ingang beide 1 zijn. Deze overweging leidt tot de in het IEC systeem geldende regel:

*Een ingang, die afhankelijk is van een of meer beïnvloedende in/uitgangen, heeft geen effect op de werking van het element (moet als niet bestaand worden beschouwd), indien tenminste één van de beïnvloedende in/uitgangen dit aangeeft. Bij ingangen met een meervoudige functie geldt dit slechts voor elke functie afzonderlijk.*

De laatste zin behoeft nog enige toelichting. Beschouw hiertoe figuur A.67.a. Deze toont een symbool dat de erdoor gerepresenteerde schakeling nauwkeurig weergeeft. Niettemin is het voor de ontwerper, die deze schakeling wil toepassen, niet eenvoudig om het uitwendig gedrag ervan snel te doorzien.

Een andere wijze van representeren van de schakeling kan hierbij behulpzaam zijn. Het symbool van figuur A.67.a leert dat, als  $c = 0$  is, er geen reset gegeven kan worden. Ingang a is dan een S ingang. Heeft c daarentegen de waarde 1, dan veroorzaakt ingang a, als hij 1 is een set en als hij 0 is een reset, dat wil zeggen a fungeert dan als D ingang. Dit is weergegeven in figuur A.67.b. Hoewel ogenschijnlijk complexer dan figuur A.67.a geeft figuur A.67.b duidelijk aan dat ingang a twee functies heeft en dat ingang c bepaalt welke van deze functies wordt uitgeoefend. De gebruiker van de schakeling zal daarom het symbool van figuur A.67.b prefereren boven dat van figuur A.67.a.


Figuur A.67.c toont een alternatief voor het symbool van figuur A.67.b. Het laat tevens zien dat, indien ingang c bijvoorbeeld de waarde 0 heeft, de rechts van de schuine streep aangeduide functie van ingang a weliswaar als niet bestaand moet worden beschouwd, maar niet het linker gedeelte. Vergelijking met figuur A.67.b maakt dit duidelijk. Dit is de reden dat de tweede zin in de formulering van bovenstaande regel is opgenomen.



**Figuur A.67.** Flip-flop met een ingang met een meervoudige functie.

**Opmerking**

Het gebruik van *EN-afhankelijkheid* is uiteraard niet beperkt tot D flip-flops. Ook andere typen flip-flops met enable-ingang kunnen ermee worden weergegeven, zoals de figuren A.68.a en b laten zien. □




**Figuur A.68.** Symbolen voor flip-flops met enable-ingang.


In het voorafgaande is gesteld dat de enable-ingang die in de data schakelt, het tot nu toe besproken geval, dezelfde timing heeft als de data-ingangen. In de beschreven symbolen is dat ook zo. Er zijn echter realisaties mogelijk waarbij dit niet zo is. Om dit probleem in zijn juiste context te kunnen plaatsen refereren we eerst aan de pulse-triggered S-R flip-flop in figuur A.69.

Bij de flip-flop volgens figuur A.69 moet de  $SR = 00$  combinatie vóór de opgaande flank van de klokpuls aanwezig zijn en vastgehouden worden tot na de neergaande flank. Slechts onder deze voorwaarde wordt de ingestelde opdracht, onthouden, correct uitgevoerd. Voor de ingangscombinaties  $SR = 01$  en  $SR = 10$  is dit niet nodig, hiervoor kan een negative edge-

triggered timing worden aangehouden. Zie voor dit fenomeen ook hoofdstuk 10. (In het algemeen wordt het sterk ontraden om bij een pulse-triggered timing instel signalen gedurende de klokpuls te veranderen. Men kan het de ontwerper echter niet verbieden hiervan gebruik te maken. De symbolen moeten derhalve in dit soort gebruik kunnen voorzien.)




(a) pulse-triggered flip-flop



(b) edge-triggered flip-flop

**Figuur A.69.** Pulse-triggered S-R flip-flop.

Tussen enable-ingangen en data-ingangen bestaan vaak verschillen in de timing ervan. Meestal definieert men de timing dan 'worst case', hoewel het ook hier voorkomt dat men slechts let op de timing van elk signaal afzonderlijk. Als voorbeeld onderzoeken we de implementatie van de enable-ingang op een D flip-flop volgens figuur A.70.




**Figuur A.70.** D flip-flop met edge-triggered data-ingang en pulse-triggered enable-ingang.

Onderstel eerst dat de gestreepte verbinding niet aanwezig is. Is de enable-ingang  $EN_e = 1$ , dan heeft de schakeling de normale werking van een negative edge-triggered D flip-flop. De D ingang heeft dus een edge-triggered timing.

Is  $C_a = 0$ , dan neemt Z de waarde van Y over, bijvoorbeeld 0. Dan is dus  $Y = Z = 0$ . Wordt  $C_a$  nu 1 en is ook  $D = 1$ , dan wordt  $Y = 1$ . Maakt men dan  $EN_e = 0$ , dan worden de S en R ingang van latch Y beide 0, zodat Y 'onthoudt' en 1 blijft. Hoewel de enable-ingang nu 0 is, zal op de eerstvolgende actieve klokflank Z toch 1 worden, dat wil zeggen veranderen. Daarna hebben Z en Y dezelfde waarde en omdat Y niet meer kan veranderen doet Z dit ook niet meer, zodat de flip-flop disabled is. Wordt de enable-ingang weer 1, dan gaat de schakeling weer normaal werken. De 'fout' in deze schakeling is dat Z nog één maal kan veranderen *nadat* de enable-ingang 0 geworden is. Dit gebeurt alleen als Y en Z verschillende waarden hebben, dus als  $C_a = 0$  is. De enable-ingang heeft daarom een *pulse-triggered timing*. Om dit correct weer te geven moet het symbool dan ook getekend worden als een pulse-triggered D flip-flop met enable-ingang, *ook al heeft de data-ingang een edge-triggered timing*.

Om te voorkomen dat Z nog één maal kan veranderen nadat de enable-ingang 0 geworden is, wordt soms de gestreepte verbinding in figuur A.70 aangebracht. Deze blokkeert de C ingang van Z als  $EN_e = 0$  is. Er kan dan echter een ander, nadeliger effect optreden. Onderstel namelijk dat  $EN_e$  naar 0 gaat als  $C_a = 1$  is en dat Y en Z dan verschillende waarden hebben. Omdat Y en Z geblokkeerd zijn onthouden zij hun standen. Wordt  $EN_e$  dan weer 1 terwijl  $C_a = 0$  is, dan past Z zijn waarde onmiddellijk aan die van Y aan, zodat Z verandert op een moment dat niet samenvalt met een actieve flank van  $C_a$ . Dit is uit een oogpunt van *systemontwerp ontoelaatbaar*.



**Figuur A.71.** Realisatie van een edge-triggered D flip-flop met enable-ingang.

Om een D flip-flop te realiseren die zowel een edge-triggered data-ingang als een edge-triggered enable-ingang heeft moet men er voor zorgen dat, als de enable-ingang 0 wordt, Y en Z steeds dezelfde waarde hebben. Is  $C_a = 0$ , dan is hier zonder meer aan voldaan. Is  $C_a = 1$ , dan moet Y direct aangepast worden aan Z. Dit kan op de in figuur A.71.a geschetste

wijze. Figuur A.71.b toont hoe dit aangegeven kan worden door van EN-afhankelijkheid gebruik te maken. Zo men wenst kan de terugkoppeling dan nog vermeden worden door Z-afhankelijkheid toe te passen. Aan de gebruiker die niet in de realisatie maar uitsluitend in het uitwendig gedrag geïnteresseerd is geeft het symbool van figuur A.71.c echter alle informatie die nodig is.

Uit figuur A.71.b blijkt duidelijk dat de disable-functie gerealiseerd is door de flip-flop met zijn eigen inhoud te laden. De schakeling is een D flip-flop met een selector, die bepaalt of de externe data dan wel de eigen inhoud geladen wordt. *In de praktijk heeft deze oplossing de voorkeur boven de eerder genoemde.*

Hiermee besluiten we de discussie over het opstellen en interpreteren van IEC symbolen. Meer hierover kunt u vinden in [Thijssen, Digitale Techniek 3e druk]. Daarin worden ook symbolen voor tellers en registers behandeld. Het moge duidelijk zijn dat het opstellen en interpreteren van symbolen geen eenvoudige zaak is. Dit is echter niet te wijten aan de complexiteit van het IEC symbolensysteem. De achterliggende oorzaak is het feit dat veel componenten en subsystemen een onhandige of zelfs foute implementatie hebben, zeker wanneer bij het beoordelen van de timing van componenten ook (nodeloze) storingsgevoeligheid een rol speelt. Helaas ontbreekt in de meeste opleidingen op het vakgebied van de Digitale Techniek het begrip ‘timing’ geheel. Ten onrechte zoals allerlei stickers tegen mobiele telefoons dagelijks weer laten zien.